74HC595（位移缓存器）

2023-01-22 68阅读

温馨提示：这篇文章已超过534天没有更新，请注意相关的内容是否还可用！

74HC595

位移缓存器

74HC595是一个8位串行输入、并行输出的位移缓存器：并行输出为三态输出。在SCK 的上升沿，串行数据由SDL输入到内部的8位位移缓存器，并由Q7'输出，而并行输出则是在LCK的上升沿将在8位位移缓存器的数据存入到8位并行输出缓存器。当串行数据输入端OE的控制信号为低使能时，并行输出端的输出值等于并行输出缓存器所存储的值。

中文名	74HC595
类别	存储器
功能	数据存储
结构	硅结构的CMOS器件
原理	8位串行输入、并行输出

程序特点

8位串行输入 /8位串行或并行输出存储状态寄存器，三种状态

74HC595是具有三态输出功能（即具有高电平、低电平和高阻抗三种输出状态）的门电路。输出寄存器可以直接清除。具有100MHz的移位频率。

输出能力

并行输出，总线驱动；串行输入；标准中等规模集成电路

595移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。

参考数据

Cpd决定动态的能耗，

Pd=Cpd×VCC×f1+∑(CL×VCC^2×f0)

F1=输入频率，CL=输出电容 f0=输出频率（MHz） Vcc=电源电压

引脚说明

符号	引脚	描述
Q0--Q7	第15脚，第1-7脚	8位并行数据输出
GND	第8脚	地
Q7’	第9脚	串行数据输出
/MR	第10脚	主复位（低电平有效）
SH_CP	第11脚	数据输入时钟线
ST_CP	第12脚	输出存储器锁存时钟线
/OE	第13脚	输出有效（低电平有效）
DS	第14脚	串行数据输入
VCC	第16脚	电源

使用方法

74595的数据端：

Q0--Q7: 八位并行输出端，可以直接控制数码管的8个段。

Q7': 级联输出端。将它接下一个595的DS端。

DS: 串行数据输入端,级联的话接上一级的Q7'。

74595的控制端说明：

/MR(10脚): 低电平时将移位寄存器的数据清零。通常接到VCC防止数据清零。

SH_CP(11脚)：上升沿时数据寄存器的数据移位。Q0->Q1->Q2-->Q3-->...-->Q7;下降沿移位寄存器数据不变。(脉冲宽度：5V时，大于几十纳秒就行了。我通常都选微秒级)

ST_CP(12脚)：上升沿时移位寄存器的数据进入数据存储寄存器，下降沿时存储寄存器数据不变。通常我将ST_CP置为低电平，当移位结束后，在ST_CP端产生一个正脉冲(5V时，大于几十纳秒就行了。我通常都选微秒级)，更新显示数据。

/OE(13脚): 高电平时禁止输出(高阻态)。如果单片机的引脚不紧张，用一个引脚控制它，可以方便地产生闪烁和熄灭效果。比通过数据端移位控制要省时省力。

注1)74164和74595功能相仿，都是8位串行输入转并行输出移位寄存器。74164的驱动电流(25mA)比74595(35mA)的要小,14脚封装，体积也小一些。

2)74595的主要优点是具有数据存储寄存器，在移位的过程中，输出端的数据可以保持不变。这在串行速度慢的场合很有用处，数码管没有闪烁感。

3)595是串入并出带有锁存功能移位寄存器，它的使用方法很简单，如下面的真值表，在正常使用时ST_CP为低电平， /OE为低电平。从DS每输入一位数据，串行输入时钟SH_CP上升沿有效一次，直到八位数据输入完毕，输出时钟ST_CP上升沿有效一次，此时，输入的数据就被送到了输出端。

595具体使用的步骤:

第一步：目的：将要准备输入的位数据移入74HC595数据输入端上。

方法：送位数据到_595。

第二步：目的：将位数据逐位移入74HC595，即数据串入

方法：SH_CP产生一上升沿，将DS上的数据移入74HC595移位寄存器中，先送低位，后送高位。（应该是先送高位）

第三步：目的：并行输出数据。即数据并出

方法：ST_CP产生一上升沿，将由DS上已移入数据寄存器中的数据

送入到输出锁存器。

说明：从上可分析：从SH_CP产生一上升沿(移入数据)和ST_CP产生一上升沿(输出数据)是二个独立过程，实际应用时互不干扰。即可输出数据的同时移入数据。

真值表

输入					输出		功能
SHCP	STCP	OE	MR	DS	Q7’	Qn	功能
×	×	L	L	×	L	NC	MR为低电平时仅仅影响移位寄存器
×	↑	L	L	×	L	L	清空移位寄存器到输出寄存器
×	×	H	L	×	L	Z	清空移位寄存器，并行输出为高阻状态
↑	×	L	H	H	Q6’	NC	逻辑高电平移入移位寄存器状态0，包含所有的移位寄存器状态移入
×	↑	L	H	×	NC	Qn’	移位寄存器的内容到达保持寄存器并从并口输出
↑	↑	L	H	×	Q6’	Qn’	移位寄存器内容移入，先前的移位寄存器的内容到达保持寄存器并出